# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-086489

(43) Date of publication of application: 31.03.1995

(51)Int.CI.

H01L 23/50 H01L 23/28

(21)Application number: 05-253786

(71)Applicant : NEC CORP

(22)Date of filing:

16.09.1993

(72)Inventor: KAMIMURA KAZUYOSHI


MIYA TATSUYA


### (54) RESIN-MOLDED SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To manufacture a capacitive element in a package without changing the conventional manufacturing process.

CONSTITUTION: A semiconductor chip 12 is brazed to a die pad 11a' with a brazing material 13 and connected to lead pieces 11a and 11c-11g through metallic wires 14. A capacitance forming section 15 where the lead pieces 11a and 11b are counterposed to each other with a comb-tooth-shaped gap 11h in between is provided between the lead pieces 11a and 11b. The gap 11h is filled with a sealing resin 16 at the time of sealing the chip 12 with the resin 16.





# **LEGAL STATUS**

[Date of request for examination]

25.03.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2541475

[Date of registration]

25.07.1996

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-86489

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl.6

識別記号

广内整理番号

FΙ

技術表示箇所

HO1L 23/50

23/28

X

21

A 8617-4M

Z 8617-4M

審査請求 有 請求項の数5 FD (全 5 頁)

(21)出願番号

特願平5-253786

(22)出願日

平成5年(1993)9月16日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 上村 和義

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 宮 龍也

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助


## (54) 【発明の名称】 樹脂モールド型半導体装置

### (57) 【要約】

【目的】 従来の製造工程に変更を加えることなくてパッケージ内に容量素子を作り込むことができるようにする。

【構成】 ダイパッド11a′上に半導体ニップ12がロー材13を介してロー付けされており、半導体チップ12とリード片11a、11c~11gとの間は金属ワイヤ14で接続されている。リード片11aと11bとの間には容量形成部15が設けられおり、ここでは、リード片11aとリード片11bとが櫛歯状のギャップ11hを介して対向する形で形成されている このギャップ11hは、樹脂封止時にモールド樹脂15によって充填される。





11a' … ダイバッド 11a~11g … リード片 11h … ギャップ

118 … ギャッノ

13…ロー材 14…金属ワイヤ 15…容量形成部 16…モールド樹脂

### 【特許請求の範囲】

【請求項1】 複数のリード片と、前記リード片に電極が接続された半導体チップとがモールド樹脂にて封止されてなる樹脂モールド型半導体装置において、少なくとも1対のリード片はその一部分において狭い間隙を介して側面同士が対向しており、その狭い間隙のある部分で容量部が形成されていることを特徴とする樹脂モールド型半導体装置。

【請求項2】 前記狭い間隙が前記半導体チップを封止 するモールド樹脂によって充填されていることを特徴と する請求項1記載の樹脂モールド型半導体装置。

【請求項3】 前記半導体チップが、前記リード片の一つに形成されたダイパッド上にマウントされ、半導体チップ上に形成された電極が金属ワイヤによりリード片と接続されていることを特徴とする請求項1記載の樹脂モールド型半導体装置。

【請求項4】 前記一対のリード片が前記狭い間隙部において互いにジグザグ状に入り組んでいることを特徴とする請求項1記載の樹脂モールド型半導体装置。

【請求項5】 前記狭い間隙が櫛歯状に形成されていることを特徴とする請求項1記載の樹脂モールド型半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、樹脂モールド型半導体装置に関し、特に樹脂モールド内部にリードフレームにより形成された容量部を有する樹脂モールド型半導体装置に関するものである。

#### [0002]

【従来の技術】従来この種の半導体装置を印刷配線板等に実装し、あるシステムを構成しようとする場合、例えば電源回路用バイパスコンデンサ、あるいは外部整合用容量等各種容量を使用する必要がある。その一例として図4に示すSPDT (SinglePole Double Throw) スイッチICについて説明する。SPDTスイッチICは、MESFETで構成されるGaAsICを樹脂封止したものであり、図4 (a)に示すように、樹脂モールドパッケージPKからは、入力端子IN、電源端子Vs、制御端子Vcont、Vcont\* (\*は上線の代わり、以下同じ)、出力端子OUT1、OUT2が導出されており、通常、Vs端子を接地し、制御端子Vcont/Vcont\*にOV/-5Vまたは-5V/OVの電圧を与えて、図4 (c)に示すスイッチングを行わせるものである。

【0003】しかるに-5V等の負電圧を含む電源回路は、システムの電源回路構成を複雑にすることが多く、システムの小型化、簡素化を図るユーザは、図4の(b)に示すように、電源端子Vsを外付けのキャパシタCで直流的に接地電位からフロートさせるとともに、Vs=5Vの電位に設定し、Vcont/Vcont\*

を 5 V / 0 V または 0 V / 5 V の正電圧のみでスイッチングさせて使用することが多い。

【0004】上記例に限らず、キャパシタを外付け部品 としてボード上に実装することは実装密度の低下を招 く。そこで、この実装密度の低下を回避するために、樹 脂モールドパッケージ内に容量部を取り込む手法が各種 提案されている。例えば、特開昭59-48949号公 報には、図5に示すように、ダイパッド31a′上に半 導体チップ32をマウントし、半導体チップ32とリー ド片31a~31kとの間を金属ワイヤ34にて接続 し、リード片間にチップ型キャパシタ37a~37cを 搭載し、モールド樹脂36にて封止することが提案され ている。また、特開昭63-132459号公報には、 図6に示すように、半導体チップを搭載する前に、半導 体チップ実装部のリード片が2層となるようにリードフ レームを整形し、その2層のリード片41a-41b間 に誘電体層48を介在させて容量部を形成し、しかる後 一方のリード片41b上に半導体チップ42をマウント し、金属ワイヤ44にて配線することが記載されてい る。

#### [0005]

【発明が解決しようとする課題】前述したパッケージ内部にキャパシタを設けた従来の半導体装置においては、特開昭59-48949号公報に記載されたものでは、樹脂モールドパッケージ内部における実装部品点数が増加し、モールド型半導体装置そのものの製造工程が複雑になるという問題点があった。また、特開昭63-132459号公報のものでは、エッチングまたはプレス等により形成したリードフレームをさらに整形加工し、かつ誘電体層をリード片間に挟むことが必要とためにリードフレームの製造工程が複雑になるという問題点があった。したがって、従来例では、工数が多くかかり、結果的にコストの増加を招くという不都合があった。

#### [0006]

【課題を解決するための手段】上記問題点を解決するため、本発明によれば、複数のリード片( $11a\sim11$ g; $21a\sim21f$ )と、前記リード片に電極が接続された半導体チップ(12;22)とがモールド樹脂(16;26)にて封止されたものであって、少なくとも1対のリード片(11a-11b;21b-21d,21 c-21e)はその一部分において狭い間隙を介して側面同士が対向しており、その狭い間隙のある部分で容量部(15;25a,25b)が形成されている樹脂モールド型半導体装置が提供される。そして、好ましくは、前記狭い間隙は前記半導体チップを封止するモールド樹脂によって充填される。

### [0007]

【実施例】次に、本発明の実施例について図面を参照して説明する。図1(a)は、本発明の第1の実施例を示す平面図であり、図1(b)はその断面図である(但

し、図1 (a) では図を見やすくするためモールド樹脂パッケージの上半分の除去された状態で示されている)。同図に示されるように、本実施例の主導体装置には、リード片 $11a\sim11g$ が備えられており、リード片11aに設けられたダイパッド11a 上には、半導体チップ12が、AuSn等のロー材13 そ介してロー付けされており、半導体チップ12上に形成されたボンディングパッドとリード片11a、 $11c\sim11g$ との間はAu 線等の金属ワイヤ14で接続されている。

【0008】リード片11aと11bとの間には容量形成部15が設けられている。容量形成部15は、リード片11aとリード片11bとが櫛歯状のギャップ11hを介してに対向する形で形成されており、このギャップ11hは、本実施例では幅100 $\mu$ m、長さ35mmとなっている。これらリード片11a~11gは、厚さ0.15mmの45アロイを用い、エッチング法にて形成したリードフレームのリードとして形成されたものである。半導体チップ12がマウントされ、金属ワイヤ14による繋線の施されたリードフレームは、樹脂モールド金型内において、エポキシ等のモールド樹脂16により対止される。このときモールド樹脂はギャップ11hにも充填される。比率電率約4.5のエポキシ樹脂を用いた場合、上記サイズのギャップにより容量形成部15において約3.5pFの容量が形成できる

【0009】図2は、本発明の第1の実施例の樹脂モールド型半導体装置を製造する際に用いられるリードフレームの平面図である。このリードフレーム11は、厚さ0.15mmの42アロイの平板にエッチングした後、を形成し、湿式エッチング法にてパターニングした後、銀等のメッキを施して形成したものである 図2に示片11a~11gは、フレーム11において、リードフレーム11において、リードカーに形成されている。フレーム内枠11iには、搬送、位置決めのためにパイロットホール11kが開孔されている。このように形成されたリードフレームに前述したように半導体チップ12をロー付けし、金属ワイヤ14にて配線した後樹脂封止を行い、その後余分な金属部を切断除去し、リード整形を行って本実施例の樹脂モールド型半導体装置が完成する。

り、負電圧を使わないスイッチング動作で入力端子INに入る信号を出力端子OUT1またはOUT2から出力させることができる。

【0011】図3(a)は、本発明の第2の実施例を示す平面図であり(但し、図3(a)では図を見やすくするためモールド樹脂パッケージの上半分の除去された状態で示されている)、図3(b)はその等価回路図である。同図に示されるように、本実施例の半導体装置には、リード片21a~21fが備えられており、リード片21aに設けられたダイパッド21a~上には、ロー材23を介して半導体チップ22がロー付けされている。半導体チップ22上に形成されたボンディングパッドとリード片21b、21fとの間は金属ワイヤ24a、24bで接続されている。また、リード片21bとリード片21cとの間は金属ワイヤ24cにより接続されている。

【0012】リード片21bと21dとの間およびリード片21cと21eとの間には櫛歯状ギャップをもつ容量形成部25aと25bが設けられている。先の実施例の場合と同様に、半導体チップ22はモールド樹脂26により封止されるが、この封止時において、上記櫛歯状のギャップはモールド樹脂によって充填される。これにより、各容量形成部25a、25bにおいてモールド樹脂を誘電体層とするキャパシタが形成される。

【0013】この実施例では、半導体チップ22はMESFETの形成されたGaAs半導体素子である。そして、図3(a)に示されるように、リード片21a、21dおよび21eは接地端子GNDとして、リード片21bは中継端子として、リード片21cは入力端子INとして、リード片21fは出力端子OUTとして用いられている。この第2の実施例は、図3(b)に示すように、高周波増幅器の入力インピーダンス整合回路を、容量形成部25a、25bに形成されたキャパシタと金属ワイヤ24a、24cで形成されるインダクタンスにて構成し、樹脂モールド型半導体装置内に収容したものである。

【0014】以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるされるものではなく、特許請求の範囲に記載された本願発明の要旨内において各種の変更が可能である。例えば、実施例では、半導体素子としてGaAsによるMESFETを用いたものについて説明したが、これに代えシリコンの半導体素子を用いることができる。また、半導体チップの実装手段についても、TAB方式等他の実装方式を採用することができる。さらに、ギャップの形状として横歯状に代え波形や鋸歯状のものとすることができる。

#### [0015]

【発明の効果】以上説明したように、本発明による樹脂 モールド型半導体装置は、容量を形成しようとする2つ のリード片間に所望の容量値に応じた長さのギャップを 設けたものであり、そして容量部の誘電体として封止時のモールド樹脂を用いるものであるので、本発明によれば、従来の製造工程や従来のパッケージ構造に特別な変更を加えることなく、パッケージ内に容量素子を形成することができる。したがって、本発明によれば、従来製法のままで、応用機器の実装密度を向上させることができるとともに組み立て工数および部品点数を削減することができるため、結果的にコストダウンを図ることができる。

## 【図面の簡単な説明】

【図1】 本発明の第1の実施例の平面図に断面図。


【図2】 本発明の第1の実施例に用いられるリードフレームの平面図。


【図3】 本発明の第2の実施例の平面図 : 等価回路図。

【図4】 第1の従来例の平面図と機能説明図。

【図5】 第2の従来例の平面図。

### [図1]





11a' … ダイバッド 11a~11g … リード片

11h ··· ギャップ 12 ··· 半導体チップ 13…ロー材 14…金属ワイヤ

15…容量形成部

16 …モールド樹脂

【図6】 第3の従来例の断面図。

### 【符号の説明】

11 リードフレーム

 $11a \sim 11g$ ,  $21a \sim 21f$ ,  $31a \sim 31k$ , 4

1 a、41b リード片

11h ギャップ

11i フレーム外枠

111 フレーム内枠

11k パイロットホール

12、22、32、42 半導体チップ

13、23 ロー材

14、24a~24c、34、44 金属ワイヤ


15、25a、25b 容量形成部

16、26、36 モールド樹脂

37a~37c チップ型キャパシタ


48 誘電体層

### [図2]



11… リードフレーム 111…フレーム外枠 11]…フレーム内枠 11k…パイロットホール


# [図6]




41a、41b…リード片 44… 金属ワイヤ 42… 半導体チップ 48… 誘電体層

04

# 【図3】






21a'…ダイパッド 21a~21f…リード片 22…半導体チップ 23…□一村

240~24c…金属ワイヤ 25a、25b… 容量形成部 26…モールド樹脂

## 【図5】



310~31k…リード片 36…モールド樹脂 32·・・ 半導体チップ 37a~37c・・・チップ型キャパシタ 34… 金鷹ワイヤ

# 【図4】

